
09/913688



日本 7) PA

PATENT OFFICE JAPANESE GOVERNMENT JP00/8892

別紙添付の售類に記載されている事項は下記の出願售類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:


1.999年12月17日


出 顯 番 号 Application Number:

平成11年特許願第358634号

ソニー株式会社

PRIORITY DOCUMENT SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)






BEST AVAILABLE COPY

2000年10月13日

特許庁長官 Commissioner, Patent Office







特平11-35863

. í

【書類名】 特許願

【整理番号】 9900674003

【提出日】 平成11年12月17日

【あて先】 特許庁長官殿

【国際特許分類】 G11B 20/10

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】 森永 剛男

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代表者】 出并 伸之

【代理人】

【識別番号】 100082131

【弁理士】

【氏名又は名称】 稲本 義雄

【電話番号】 03-3369-6479

【手数料の表示】

【予納台帳番号】 032089

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9708842

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 情報処理装置および方法、並びに記録媒体

【特許請求の範囲】

【請求項1】 所定のフォーマットのパケットで構成されるストリームを受信する受信手段と、

前記受信手段により受信された前記ストリームを構成するパケットから、記録 装置に記録するパケットを抽出する抽出手段と、

前記抽出手段により抽出された前記パケットを記憶する記憶手段と、

前記記憶手段により記憶された前記パケットのデータ量が、所定の容量を越えた場合、前記パケットをDMA転送するためのコマンドを生成する生成手段と、

前記生成手段により生成された前記コマンドに従って、前記パケットを所定の データ量のブロックとして、前記記録装置に対してDMA転送する転送手段と を含むことを特徴とする情報処理装置。

【請求項2】 直前のブロックが記録されている前記記録装置内のアドレス、現在のブロックが記録される前記記録装置内のアドレス、または、直後のブロックが記録される前記記録装置内のアドレスのうち、少なくとも1つを含む情報を、前記実行手段によりDMA転送される前記ブロックに付加する付加手段と、

前記付加手段により付加される情報を、更新する更新手段と をさらに含むことを特徴とする請求項1に記載の情報処理装置。

【請求項3】 受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、

前記抽出ステップの処理で抽出された前記パケットの記憶を制御する記憶制御 ステップと、

前記記憶制御ステップの処理で記憶が制御された前記パケットのデータ量が、 所定の容量を越えた場合、前記パケットをDMA転送するためのコマンドを生成す る生成ステップと、

前記生成ステップの処理で生成された前記コマンドに従って、前記パケットを 所定のデータ量のブロックとして、前記記録装置に対してDMA転送する転送ステップと を含むことを特徴とする情報処理方法。

【請求項4】 受信された前記ストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、

前記抽出ステップの処理で抽出された前記パケットの記憶を制御する記憶制御 ステップと、

前記記憶制御ステップの処理で記憶が制御された前記パケットのデータ量が、 所定の容量を越えた場合、前記パケットをDMA転送するためのコマンドを生成す る生成ステップと、

前記生成ステップの処理で生成された前記コマンドに従って、前記パケットを 所定のデータ量のブロックとして、前記記録装置に対してDMA転送する転送ステ ップと

を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録され ている記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は情報処理装置および方法、並びに記録媒体に関し、特に、DMA転送を行う際に、ホストCPUの負担を軽減させるのに適した情報処理装置および方法、並びに記録媒体に関する。

[0002]

【従来の技術】

近年、デジタル衛星放送が本格的に開始され、各種のデジタル衛星放送受信装置が商品化されている。それらの装置の中には、受信したデジタル衛星放送番組を記録するためのハードディスクなどの蓄積デバイスを内蔵したものがある。

[0003]

【発明が解決しようとする課題】

上述したようなデジタル映像放送受信装置において、トランスポートストリームのようなAV(Audio Visual)ストリームを、内蔵しているハードディスクに記録する、または、ハードディスクから読み出し再生する場合、ホストCPU (Cen

tral Processing Unit) が、DMA (Direct Memory Access) のコマンドのセット 、LBA (Logical Block Address) のブロック転送毎の設定、転送開始タイミング の設定などを行う必要がある。

[0004]

そのような処理は、ホストCPUにとって負担となり、パフォーマンスがだせずに、例えば、AVストリームの記録処理を行っている際、そのストリームを連続して記録することができないといったことが想定される。

[0005]

本発明はこのような状況に鑑みてなされたものであり、DMA転送用のレジスタ を備え、LBAを更新できる機能を備えることにより、ホストCPUに係る負担を軽減 することを目的とする。

[0006]

【課題を解決するための手段】

請求項1に記載の情報処理装置は、所定のフォーマットのパケットで構成されるストリームを受信する受信手段と、受信手段により受信されたストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出手段と、抽出手段により抽出されたパケットを記憶する記憶手段と、記憶手段により記憶されたパケットのデータ量が、所定の容量を越えた場合、パケットをDMA転送するためのコマンドを生成する生成手段と、生成手段により生成されたコマンドに従って、パケットを所定のデータ量のブロックとして、記録装置に対してDMA転送する転送手段とを含むことを特徴とする。

[0007]

直前のブロックが記録されている記録装置内のアドレス、自己のブロックが記録される記録装置内のアドレス、または、直後のブロックが記録される記録装置内のアドレスのうち、少なくとも1つを含む情報を、実行手段によりDMA転送されるブロックに付加する付加手段と、付加手段により付加される情報を、更新する更新手段とをさらに含むようにすることができる。

[0008]

請求項3に記載の情報処理方法は、受信されたストリームを構成するパケット

から、記録装置に記録するパケットを抽出する抽出ステップと、抽出ステップの処理で抽出されたパケットの記憶を制御する記憶制御手段と、記憶制御手段の処理で記憶が制御されたパケットのデータ量が、所定の容量を越えた場合、パケットをDMA転送するためのコマンドを生成する生成ステップと、生成ステップの処理で生成されたコマンドに従って、パケットを所定のデータ量のブロックとして、記録装置に対してDMA転送する転送ステップとを含むことを特徴とする。

[0009]

請求項4に記載の記録媒体のプログラムは、受信されたストリームを構成するパケットから、記録装置に記録するパケットを抽出する抽出ステップと、抽出ステップの処理で抽出されたパケットの記憶を制御する記憶制御手段と、記憶制御手段の処理で記憶が制御されたパケットのデータ量が、所定の容量を越えた場合、パケットをDMA転送するためのコマンドを生成する生成ステップと、生成ステップの処理で生成されたコマンドに従って、パケットを所定のデータ量のブロックとして、記録装置に対してDMA転送する転送ステップとを含むことを特徴とする。

[0010]

請求項1に記載の情報処理装置、請求項3に記載の情報処理方法、請求項4に記載の記録媒体において、受信されたストリームを構成するパケットから、記録装置に記録するパケットが抽出され、一旦、記憶され、記憶されたパケットのデータ量が、所定の容量を越えた場合、パケットをDMA転送するためのコマンドが生成され、その生成されたコマンドに従って、パケットを所定のデータ量のブロックとして、記録装置に対してDMA転送される。

[0011]

【発明の実施の形態】

図1は、デジタル衛星放送を受信するデジタル衛星放送受信装置に、蓄積デバイスとしてのハードディスクドライブ15を内蔵させたものの構成例を示している。

[0012]

このデジタル衛星放送受信装置は、図示せぬ放送局からのデジタル衛星放送番

組としてのトランスポートストリームを受信し、そのトランスポートストリーム としての画像や音声を表示等することができる他、そのトランスポートストリー ムを記録しておき、後で、その記録したトランスポートストリームを再生するこ ともできるようになっている。

[0013]

即ち、アンテナ11では、デジタル衛星放送波が受信され、その受信信号は、チューナ12に出力される。チューナ12は、アンテナ11からの受信信号の復調等を行い、トランスポートストリームを得て、デスクランブラ13に供給する。デスクランブラ13は、CPU1の制御の下、チューナ12からのトランスポートストリームにかけられているスクランブルを、CPU1から供給される復号キーを用いて解き、ハードディスク制御部14に出力する。

[0014]

デスクランブラ13が出力するトランスポートストリーム(以下、適宜、受信トランスポートストリームという)は、ハードディスク制御部14のPID(Packet Identification)パーサ21およびスイッチ31に供給されるようになっている。また、スイッチ31には、受信トランスポートストリームの他、トランスミッタ26から供給される、ハードディスクドライブ15から再生されるトランスポートストリームも供給されるようになっている。

[0015]

受信トランスポートストリームを再生する場合には、スイッチ31は、そこに入力される2つのトランスポートストリーム(受信トランスポートストリームと、トランスミッタ26から供給されるトランスポートストリーム)のうちの、受信トランスポートストリームを選択し、出力トランスポートストリームとして、MVリンクIC(MVLink-IC(MPEG(Moving Picture Experts Group) Link Integrated Curcuit)) 16に出力する。

[0016]

MVリンクIC16は、出力トランスポートストリームに対して、IEEE(Institute of Electrical and Electronics Engineers)1394シリアルバスのレイヤ構造におけるリンク層の処理等を施し、ファイIC (PHY-IC) 17に出力する。あ

るいは、MVリンクIC16は、出力トランスポートストリームを、DEMUX(デマルチプレクサ)18に出力する。

[0017]

ここで、ファイIC17は、IEEE1394シリアルバスのレイヤ構造におけるリンク層の処理を行うようになっており、MVリンクIC16から、出力トランスポートストリームを受信した場合には、その出力トランスポートストリームを、IE EE1394シリアルバスを介して、図示せぬIEEE1394機器に、アイソクロナス(Isoch ronous)転送する。

[0018]


DEMUX18は、図示せぬマイクロコンピュータやメモリ等を有し、MVリンクIC16からの出力トランスポートストリームを構成するトランスポートパケット(以下、適宜、TSパケットという)から、セクションのデータ(PAT(Program Association Table)や、PMT(Program Map Table)、トランスポートストリームのスクランブルをデスクランブルするための復号キー、その他の制御のために用いられる制御データ)が配置されたTSパケットを分離し、さらに、その内容を解析して、必要な制御データを、CPU1に出力する。

[0019]

ここで、CPU1は、以上のようにして、DEMUX18から供給されるセクションのデータのうちの復号キーを、デスクランブラ13に出力し、同じくDEMUX18から供給されるその他のセクションのデータに基づいて、デスクランブラ13を制御する。

[0020]

DEMUX 1 8 は、出力トランスポートストリームから、制御データ(セクションのデータ)が配置されたTSパケットを分離する他、ユーザが図示せぬリモートコマンダ等を操作することによって選択した番組のビデオデータおよびオーディオデータ(以下、適宜、両方含めてAVデータという)が配置されたパケットも分離して、AVデコーダ 1 9 に出力する。AVデコーダ 1 9 は、DEMUX 1 8 からのTSパケットを、MPEG 2 デコードし、その結果得られるAVデータを、図示せぬモニタに出力する。これにより、モニタでは、デジタル衛星放送番組としての



[0021]

一方、受信トランスポートストリームを記録する場合には、スイッチ31は、 やはり、そこに入力される2つのトランスポートストリーム(受信トランスポートストリームと、トランスミッタ26から供給されるトランスポートストリーム) のうちの、受信トランスポートストリームを選択し、出力トランスポートストリームとして、MVリンクIC16を経由して、DEMUX18に出力する。

[0022]

DEMUX 1 8 は、上述したように、出力トランスポートストリームから、制御データが配置されたTSパケットを分離し、そのTSパケットに配置された、必要な制御データを分離して、CPU 1 に出力し、CPU 1 は、この制御データに基づいて、デスクランブラ13を制御する。これにより、デスクランブラ13では、いま記録の対象となっているTSパケットを含むトランスポートストリームのデスクランブルが行われる。

[0023]

受信トランスポートストリームは、上述したように、PIDパーサ21にも供給され、PIDパーサ21は、そこに供給される受信トランスポートストリームを構成するTSパケットのPIDを参照し、記録の対象となっている番組についてのTSパケットだけをレシーバ22に供給する(残りのTSパケットは廃棄される)。レシーバ22は、サイクルタイマ27が出力するクロックに基づくタイムスタンプを、PIDパーサ21からのTSパケットに付加し、入力FIFO(First In First Out)23に供給する。即ち、サイクルタイマ27は、所定周波数のクロックを、レシーバ22およびトランスミッタ26に出力しており、レシーバ22は、サイクルタイマ27が出力するクロックに同期したタイムスタンプを、PIDパーサ21からのTSパケットに付加して、入力FIFO23に出力する。入力FIFO23は、レシーバ22からのTSパケットを順次記憶し、コントローラ28の制御にしたがって、記憶したTSパケットを、その記憶した順に、ハードディスクIF(Interface)24に出力する。

[0024]

ここで、コントローラ28は、マイクロコンピュータ(マイコン)を内蔵し、 入力FIF023または出力FIF025における記憶の状態(status)を監視し、それぞ れにおけるデータの読み書きを制御するようになっている。また、コントローラ 28は、ハードディスクIF24を制御するようにもなっている。

[0025]

ハードディスクIF24は、入力FIF023からTSパケットを受信すると、そのTSパケットを、ハードディスクドライブ15に出力する。ハードディスクドライブ15では、ハードディスクコントローラ41において、ハードディスクIF24からのTSパケットが受信され、ハードディスク42に記録される。

[0026]

次に、以上のようにして、ハードディスク42に記録されたTSパケットを再生する場合、ハードディスクコントローラ41において、ハードディスク42に記録されたTSパケットのシーケンスとしてのトランスポートストリーム(以下、適宜、再生トランスポートストリームという)が読み出され、ハードディスク制御部14に出力される。

[0027]

ハードディスク制御部14においては、ハードディスクIF24において、再生トランスポートストリームが受信され、出力FIF025に供給される。出力FIF025は、ハードディスクIF24からの再生トランスポートストリームを構成するTSパケットを順次記憶し、コントローラ28の制御にしたがって、記憶したTSパケットを、その記憶した順に、トランスミッタ26に出力する。

[0028]

トランスミッタ26は、サイクルタイマ27から供給されるクロックに同期して、出力FIF025からのTSパケットのシーケンスとしての再生トランスポートストリームを、スイッチ31に出力する。即ち、PIDパーサ21が出力するTSパケットのシーケンスであるトランスポートストリームを、ハードディスクドライブ15に記録する場合においては、そのトランスポートストリームを構成するTSパケットどうしの時間間隔が損なわれることがある。そこで、トランスミッタ26は、レシーバ22がTSパケットに付加したタイムスタンプを参照し、T

Sパケットどうしの時間間隔を元の状態に戻すようなタイミングで、TSパケットを、スイッチ31に出力するようになっている。

[0029]

ハードディスク42に記録されたTSパケットを再生する場合においては、スイッチ31は、トランスミッタ26が出力する再生トランスポートストリームを選択し、出力トランスポートストリームとして、MVリンクIC16に出力する。以下、この出力トランスポートストリームとしての再生トランスポートストリームは、受信トランスポートストリームを処理する場合と同様にして、ファイIC17を介して、IEEE1394シリアルバス上をアイソクロナス転送され、あるいは、DEMUX18およびデコーダ19を介して、モニタに出力される。

[0030]

なお、CPU1は、バス3に接続されており、同じくバス3に接続されたシステムメモリ2に記憶されたプログラムを読み出して実行することで、デスクランブラ13の制御その他の各種の処理を行うようになっている。システムメモリ2は、CPU1に各種の処理を行わせるためのプログラムを記憶している。

[0031]

また、ハードディスク制御部14を構成するホストIF29は、バス3を介して、CPU1と通信するためのインタフェースとして機能するようになっている。このホストIF29と、上述のハードディスクIF24との間に設けられた入出力バッファ30は、それらの間でやりとりされるデータを、一時記憶するようになっている。

[0032]

以上から、CPU1は、バス3、ホストIF29、入出力バッファ30、および ハードディスクIF24を介して、ハードディスクドライブ15にアクセスする ことができるようになっており、これにより、CPU1は、ハードディスクドライ ブ15に、ファイルとしてのデータを記録し、また、ハードディスクドライブ1 5に記録したファイルとしてのデータを読み出すことができるようになっている

[0033]

図1に示したように構成されるデジタル衛星放送受信装置は、ハードディスクドライブ15に、受信したAVストリームを記録させる際、ホストCPUであるCPU 1が、DMAのコマンドのセット、LBAのブロック転送毎の設定、転送開始タイミングの設定などを行っていた。その為、CPU1の負担が大きく、受信したAVストリームを連続的に記録できない場合が想定された。

[0034]

そこで、図2は、本発明を適用したデジタル衛星放送受信装置の一実施の形態の構成を示している。なお、図中、図1における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図2のデジタル衛星放送受信装置は、ハードディスク制御部14に替えて、ハードディスク制御部50が設けられている他は、図1のデジタル衛星放送受信装置と同様に構成されている。

[0035]

図3は、図2のハードディスク制御部50の構成例を示している。なお、図中、図1のハードディスク制御部14における場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。

[0036]

デスクランブラ13からの受信トランスポートストリームは、スイッチ31および入力PIDパーサ51に供給されるようになっている。入力PIDパーサ51は、デスクランブラ13からの受信トランスポートストリームを構成するTSパケットから、記録のみすべきTSパケット(以下、適宜、記録用パケットという)、記録するとともに、制御に用いるTSパケット(以下、適宜、記録/制御用パケットという)、制御にのみ用いるTSパケット(以下、適宜、制御用パケットという)、および廃棄すべきTSパケット(以下、適宜、廃棄用パケットという)を抽出し、記録用パケットおよび記録/制御用パケットをタイムスタンプ付加部56に出力するとともに、制御用パケットをMUX53に出力するようになっている。さらに、入力PIDパーサ51は、廃棄用パケットを廃棄するようになっている。

[0037]

出力PIDパーサ52は、タイムスタンプ検出部54が出力する、ハードディスクドライブ15から再生された再生トランスポートストリームを受信し、その再生トランスポートストリームを構成するTSパケットから、再生すべきTSパケット(以下、適宜、再生用パケットという)と、廃棄すべきTSパケット(廃棄用パケット)とを抽出するようになっている。さらに、出力PIDパーサ52は、再生用TSパケットを、MUX53に出力するとともに、廃棄用パケットを廃棄するようになっている。

[0038]

また、出力PIDパーサ52は、MUX53と通信することにより、入力PIDパーサ51がMUX53に出力するTSパケットとPIDが等しい再生用TSパケットを検出し、その再生用TSパケットのPIDを、異なるPIDに変更するようにもなっている。MUX53は、入力PIDパーサ51が出力するTSパケットと、出力PIDパーサ52が出力するTSパケットとを多重化し、スイッチ31に出力するようになっている。

[0039]

タイムスタンプ付加部56および入力タイマー57は、図1のサイクルタイマ 27およびレシーバ22と同様の処理、即ち、タイムスタンプ付加部56は、入力タイマー57が出力するクロックに基づくタイムスタンプを入力されたTSパケットに付加する。タイムスタンプ付加部56によりタイムスタンプが付加されたTSパケットは、アービター58に入力される。アービター58に入力されたTSパケットは、SDRAMコントローラ59の制御の下、SDRAM60の入力FIF061に記憶される。SDRAMコントローラ59は、FIF0コントローラ63の指示により、SDRAM60の入力FIF061と出力FIF062のパケットの書き込み、および読み出しを制御する。

[0040]

入力FIF061に記憶されたTSパケットは、SDRAMコントローラ59の制御の下で読み出され、アービター58を介してインデックス付加部64に出力される。インデックス付加部64は、後述するインデックスを付加し、セレクタ67に出力する。セレクタ67には、バスインタフェース29を介して入力されたデー

タや、DMAコントローラ68からのコマンドなども入力される。セレクタ67は、入力されたTSパケット、データ、コマンドなどを選択し、所定の装置に出力する。例えば、インデックス付加部64から出力され、セレクタ67に入力されたTSパケットは、ハードディスクIF24に出力され、さらに、ハードディスクドライブ15に出力され、記録される。

[0041]

このようにしてハードディスクドライブ15に記録されTSパケットを再生する場合、ハードディスクコントローラ41において、ハードディスク42に記録されたTSパケットのシーケンスとしての再生トランスポートストリームが読み出され、ハードディスク制御部50に出力される。ハードディスク制御部50に、ハードディスクIF24を介して入力された再生トランスポートストリームは、セレクタ67を介してインデックス検出部66に出力される。

[0042]

インデックス検出部66は、入力された再生トランスポートストリームから、インデックス付加部64において付加されたインデックスを検出する。検出されたインデックスは、DMAコントローラ68内のレジスタに記憶され、DMAコントローラ68は、その記憶されたインデックスをもとに、DMAコントローラ68を制御することも可能である。

[0043]

インデックス検出部66によりインデックスが検出され、取り除かれた再生トランスポートストリームは、アービター58、SDRAMコントローラ59を介して、SDRAM60の出力FIF062に、一旦記憶される。出力FIF062に記憶された再生トランスポートストリームは、SDRAMコントローラ59の制御の下、アービター58に読み出され、さらに、タイムスタンプ検出部54に出力される。タイムスタンプ検出部54に入力された再生トランスポートストリームは、タイムスタンプが検出され、そのタイムスタンプに従って、出力PIDパーサ52に出力される。さらに、上述したような処理が、MUX53およびスイッチ31により行われることにより、MVLink-IC16に出力される。

[0044]

図4は、DMAコントローラ68の内部構成を示す図である。バスインタフェース29とは、DMAコントローラ68内の内部バス81が接続されている。内部バス81には、コマンドセル82、コマンドセル82を制御するコマンドアービター83、ホストCPUであるCPU1を介してデータを授受する際の動作を制御するPI0(Programmed I/O)ステートマシーン84、およびDMA転送する際のデータをバッファリングするホストデータDMAバッファ85が接続さている。

[0045]

DMAステートマシーン86は、コマンドセル82と連携し、DMA転送を実行するためのレジスタやコマンドの準備を行う。IDE (Intelligent Drive Electronics) ステートマシーン87は、IDEドライブにより接続されるハードディスクドライブ15の制御を行うものである。PIOステートマシーン84、DMAステートマシーン86、およびIDEステートマシーン87は、互いにコントロール線が張られており、それぞれのステートマシーンが、状況に応じた制御を行えるようになっている。

[0046]

PIOステートマシーン84と、DMAステートマシーン86から出力された信号は、セレクタ88に供給され、どちらか一方の信号が、論理積回路89に供給される。論理積回路89には、IDEステートマシーン87からの信号も供給され、それらの供給された信号から論理積がとられ、その結果が、内部バス91に出力される。内部バス91には、IDEステートマシーン87からのコントロール線も張られており、IDEのコントロール信号も供給される。

[0047]

さらに、内部バス91には、セレクタ90からの信号も供給される。セレクタ90は、PIOステートマシーン84からのデータ、DMAステートマシーン86からのデータ、または、FIFOコントローラ63からのデータの内、1つを選択し、内部バス91に出力する。

[0048]

図5は、コマンドセル82の内部構成を示す図である。内部バス101には、 ホストコマンドバッファ102とホストデータコマンドバッファ103が接続さ れている。詳細は後述するが、ホストコマンドバッファ102とLBA決定部10 4から出力されるデータから、後段のネクストコマンドバッファ105に記憶されるデータが生成される。ネクストコマンドバッファ105に記憶されたデータは、新たなデータが入力されると、記憶されていたデータをカレントコマンドバッファ106に出力し、記憶させる。同様に、カレントコマンドバッファ106に新たなデータ入力されると、記憶されていたデータは、プレビアスコマンドバッファ107に出力され、記憶される。

[0049]

コマンドセル82は、PIOアクセスにてDMA転送を初期化するためのホストコマンドバッファ102をもち、カレントのDMA転送が終了する毎に、コマンドバッファの内容を移行するFIFO的な役割を持っている。なお、各コマンドバッファは、書き込み用と読み出し用、それぞれ用意する必要があるが、図5においては、1つしか書き表していない。このFIFO的な構成のコマンドバッファにより、ネクスト、カレント、プレビアスのLBAをインデックスとして1クラスタ毎の付加することが可能となる。

[0050]

ネクストコマンドバッファ105、カレントコマンドバッファ106、および、プレビアスコマンドバッファ107に記憶されたデータは、それぞれ、セレクタ108に供給される。セレクタ108には、ホストデータコマンドバッファ103からのデータも供給され、それらの供給されたデータの内から、1つを選択し、DMAステートマシーン86へ出力する。

[0051]

図6は、LBA決定部104の内部構成を示す図である。LBA決定部104は、カウントアップ部121、LBA比較用レジスタ122、および比較部123から構成されている。

[0052]

ここで、上述したような構成をもつDMAコントローラ68を、機能的なブロックで表すと、図7のようになる。FIFOの容量によりDMA転送を開始させる制御マシン131は、主に、FIFOコントローラ63とコマンドアービター83から構成

される。DMA転送の準備をする制御マシン132は、主に、コマンドセル82やDMAステートマシーン86から構成される。PIOアクセスをつかさどる制御マシン133は、PIOステートマシーン84である。DMA転送をつかさどる制御マシン134は、主に、IDEステートマシーン87から構成され、コマンドバッファ135は、主に、コマンドセル82から構成される。LBA決定回路136は、LBA決定部104である。

[0053]

次に、図8のフローチャートを参照して、FIFOの容量によりDMA転送を開始させる制御マシン131の動作について説明する。DMA転送は、128Kbyte単位で行われるとし、この128Kbyte単位を1クラスタと定義する。勿論、1クラスタを128Kbyte以下で定義しても良い。

[0054]

ハードディスクドライブ15に受信したトランスポートストリームの書き込みを行う場合、ステップS1において、コマンドアービター83は、FIF0コントローラ63を介して、入力FIF061の所定値以上の容量に、トランスポートストリームが記憶されているか否かを判断する。所定値とは、例えば、入力FIF061の80%の容量であり、ステップS1においては、80%以上の容量に、既にトランスポートストリームのデータが書き込まれた状態であるか否かが判断される。

[0055]

ステップS1において、入力FIFO61の、所定容量以上に、トランスポートストリームが記憶されていると判断された場合、ステップS2に進む。ステップS2において、DMA転送開始の指示が、DMA転送の準備をする制御マシン132に対して出される。また、LBA決定回路136に対して、スタートLBAが供給される。その結果、ステップS3において、DMA転送の準備をする制御マシン132が、調停を行い、その調停が受け入れられたか否かがステップS4において判断される。

[0056]

ステップS4において、調停が受け入れられなかったと判断された場合、ステップS2以下の処理が、受け入れられるまで繰り返し行われる。一方、ステップ

S4において、調停が受け入れられたと判断された場合、ステップS5に進み、終了ステータスであるか否かが判断される。終了ステータスは、DMA転送の準備をする制御マシン132により発行される。終了ステータスであると判断されるまで、ステップS5の処理は繰り返され、終了ステータスであると判断されると、ステップS6に進み、LBAの更新が行われる。

[0057]

LBAの更新は、LBA決定部104(LBA決定回路136)により行われる。カウントアップ部121は、スタートLBAが入力されることにより、カウントアップを開始する。カウントアップ部121は、1クラスタ分の転送が終了するたびに、カウントアップし、1クラスタ分のLBAを設定する。LBA比較用レジスタ122は、比較するLBAと、その次のLBAをセットし、フラグを有効にすることで、自動的にセットされる値を変更することが可能であるようにされている。このような機能を設けることにより、トランスポートストリームの記憶領域の最大LBAを、このレジスタにセットしておくことにより、自動的に、記憶容量の開始LBAに戻すことが可能となる。

[0058]

このようにして更新されるLBAは、インデックス付加部64に供給され、処理 対象となっているトランスポートストリームがハードディスクドライブ15に記憶される際に付加される。図8に示したフローチャートの処理は、受信されたトランスポートストリームがハードディスクドライブ15に記憶されるときに繰り返し行われる。

[0059]

図9は、ハードディスクドライブ15に記憶されているトランスポートストリームを読み出す際の処理について説明するフローチャートである。基本的に、図8のフローチャートを参照して説明した書き込みの際の処理と同様であるので、その説明は省略する。ただし、ステップS11の処理は、出力FIF062に記憶されているトランスポートストリームのデータ量が、例えば、所定値として20%以下になったか否かが判断される。所定値以下になったと判断された場合、ステップS12以降の処理に移る。

[0060]

ここで、ハードディスクドライブ15から読み出されるトランスポートストリームのデータについて、図10を参照して説明する。所定のデータに対して、次に読み出すLBAを、既に読み出されたブロックのインデックス情報内にあるネクストLBAの値から読み込みをセットする方法も可能である。そのような方法の場合、割り込みをインデックス情報の読み込み完了時点でCPU1に通知することにより、図10に示したタイミングでネクストLBAのダイナミックな変更が可能となる。

[0061]

図10において、aはハードディスクドライブ15から読み出されたインデックス内のLBAリンクリストが実際に再生ネクストLBAレジスタ(不図示)にロードされるタイミングである。そのタイミングにて、割り込みを通知することにより、ホストはりにてネクストログ、または、カレントログの読み出しを行い、ダイナミックに、次に読み出すクラスタのLBAを変更したい場合には、cにて書き込みを行う。dは、出力FIF062からの、容量の半分ほどを記録されたこと示すデータを参照してDMAコントローラ68がハードディスクドライブ15に自動的にコマンドを発行するタイミングである。

[0062]

書き込みまたは読み出し用のDMAコマンドバッファにCPU1がLBAを設定し、DMAをコントロールすることも可能である。このような場合、各コマンドセットレジスタに値を設定後、コントロールレジスタの各コマンドExecピットに1を設定することによりコマンドが実行される。また、このとき、設定によりFIFOフラグのトリガにより、上述したようにハードディスクドライブ15とのDMA転送を自動的(CPU1の制御によらずに)行うことも可能である。このようなときは、コントロールレジスタの各Validビットが1の時に、コマンドバッファの内容に従って、交互に実行される。

[0063]

再生時に、データが出力FIF062に入力されてから何らかの原因により、1クラスタのデータの全てが読み出される前に終了されてしまった場合、出力FIF06

2のカレントアドレスポインタを戻し、結果的に廃棄することができる。これにより、エラーが発生した場合でも、CPU 1を介在することなくAVストリームの再生正常状態に復帰させることが可能となる。

[0064]

次に、図11のフローチャートを参照して、DMA転送の準備をする制御マシン132と、DMA転送の準備をする制御マシン132にコマンドを供給するコマンドバッファ135の動作について説明する。FIFOの容量によりDMA転送を開始させる制御マシン131からの開始の指示により、ステップS21において、ステータスが読み出される。ステップS22において、読み出されたステータスを基に、アクセス可能であるか否かが判断される。アクセス可能であると判断されるまで、ステップS22の処理が繰り返され、アクセス可能であると判断されると、ステップS23に進む。

[0065]

ステップS23において、デバイス/ヘッド・レジスタが書き込まれる。ここで、レジスタについて説明する。図12(A)は、IDEのレジスタの仕様で、レジスタの一覧を示す図である。図12(A)内のコントロール・ブロック・レジスタのうち、デバイス・コントローラは、図12(B)に示すようなレジスタである。

[0066]

図12(A)内のコマンド・ブロック・レジスタのうち、データは、図12(C)に示すようなレジスタであり、セクタ・ナンバは、図12(D)に示すようなレジスタである。さらに、図12(A)内のコマンド・ブロック・レジスタのうち、シリンダ・ローとシリンダ・ハイは、図13(A)に示すようなレジスタであり、デバイス/ヘッドは、図13(B)に示すようなレジスタであり、セクタ・カウンタは、図13(C)に示すようなレジスタであり、代替ステータス、ステータスは、図13(D)に示すようなレジスタである。

[0067]

上述したようなレジスタがあり、そのうち、ステップS23においては、デバイス/ヘッド・レジスタが書き込まれる。ステップS24において、ステータス

が読み出され、ステップS25において、読み出したステータスの結果、ビジーな状態であるか否かが判断される。ビジーな状態ではないと判断されるまで、ステップS25の処理が繰り返され、ビジーな状態ではないと判断された場合、ステップS26に進む。

[0068]

ステップS26において、シリンダ・ロー・レジスタの書き込みが行われ、ステップS27において、シリンダ・ハイ・レジスタの書き込みが行われる。ステップS28において、セクタ・ナンバ・レジスタの書き込みが行われ、ステップS29において、セクタ・カウント・レジスタの書き込みが行われる。このようにして、書き込みが順次行われた各レジスタは、ステップS30において、DMAライト、または、DMAリードのコマンドとして書き込まれる。

[0069]

DMAライト、またはDMAリードのコマンドを、DMA転送の準備をする制御マシン132は、ステップS31において、DMA転送をつかさどる制御マシン134に発行し、DMA転送をつかさどる制御マシン134は、受信したコマンドに従って、DMA転送を開始する。ステップS32において、DMA転送の準備をする制御マシン132は、終了ステータスであるか否かを判断し、終了ステータスであると判断された場合、ステップS33に進む。

[0070]

ステップS33において、DMA転送の準備をする制御マシン132は、終了ステータスを受け、FIFOの容量によりDMA転送を開始させる制御マシン131に対して、DMA転送の終了を知らせるデータを出力する。図11に示したフローチャートの処理は、DMA転送が開始される毎に、繰り返し行われる。

[0071]

このように、DNA転送用のコマンドバッファを備え、LBAを更新する機能を備えることにより、ホストCPUの負担を軽減させることが可能となる。また、AVストリームが欠落することなく、録画、再生が可能となる。

[0072]

上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフ

トウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。

[0073]

この記録媒体は、図14に示すように、デジタル衛星放送受信装置にドライブ140を設け、そのデジタル衛星放送受信装置とは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク151(フロッピディスクを含む)、光ディスク152(CD-ROM(Compact Disk-Read On ly Memory), DVD(Digital Versatile Disk)を含む)、光磁気ディスク153(MD(Mini-Disk)を含む)、若しくは半導体メモリ154などよりなるパッケージメディアにより構成されるだけでなく、コンピュータに予め組み込まれた状態でユーザに提供される、プログラムが記憶されているROMやハードディスク15などでも良い。

[0074]

なお、本明細書において、媒体により提供されるプログラムを記述するステップは、記載された順序に従って、時系列的に行われる処理は勿論、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

[0075]

また、本明細書において、システムとは、複数の装置により構成される装置全 体を表すものである。

[0076]

【発明の効果】

以上の如く、請求項1に記載の情報処理装置、請求項3に記載の情報処理方法、請求項4に記載の記録媒体によれば、受信されたストリームを構成するパケットから、記録装置に記録するパケットを抽出し、一旦、記憶し、記憶されたパケットのデータ量が、所定の容量を越えた場合、パケットをDMA転送するためのコ

マンドを生成し、その生成されたコマンドに従って、パケットを所定のデータ量のブロックとして、記録装置に対してDMA転送するようにしたので、ホストCPUの負担を軽減させることが可能となる。

【図面の簡単な説明】

【図1】

ハードディスクドライブ15を内蔵させたデジタル衛星放送受信装置の構成 例を示すブロック図である。

【図2】

本発明を適用したデジタル衛星放送受信装置の一実施の形態の構成例を示すブロック図である。

【図3】

図2のハードディスク制御部50の構成例を示すブロック図である。

【図4】

図3のDMAコントローラ68の構成を示すブロック図である。

【図5】

図4のコマンドセル82の構成を示すブロック図である。

【図6】

図5のLBA決定部104の構成を示すブロック図である。

【図7】

DMAコントローラ68の機能ブロック図である。

【図8】

DMAコントローラ68の書き込み動作を説明するフローチャートである。

【図9】

DMAコントローラ68の読み出し動作を説明するフローチャートである。

【図10】

読み出しのタイミングについて説明する図である。

【図11】

DMAコントローラ68のDMA転送の際に行われる動作を説明するフローチャートである。

【図12】

レジスタについて説明する図である。

【図13】


レジスタについて説明する図である。


【図14】

媒体を説明する図である。


【符号の説明】

1 CPU, 2 システムメモリ, 3 バス, 11 アンテナ, 12 チューナ, 13 デスクランブラ, 15 ハードディスクドライブ, 16 MVリンクIC, 17 ファイIC, 18 DEMUX, 19 AVデコーダ, 22 レシーバ, 23 入力FIFO, 24 ハードディスクIF, 25 出力FIFO, 26 トランスミッタ, 27 サイクルタイマ, 28 コントローラ, 29 ホストIF, 30 入出力バッファ, 31 スイッチ, 41 ハードディスクコントローラ, 42 ハードディスク, 51 入力PIDパーサ, 52 出力PIDパーサ, 53 MUX, 54 タイムスタンプ検出部, 56 タイムスタンプ付加部, 58 アービター, 64 インデックス付加部, 66 インデックス検出部, 67 セレクタ

















【図4】














【図7】








【図9】




【図10】



N: Next LBA Address C: Current LBA Address P: Previous LBA Address







【図12】

	1		7.7	・アドレス										
6)	<u>y-k</u>		代替ステータス	ドライブ・フ			エブー						ステータス	1 87 4 - 11
レジスタ	511		デバイス・コントロール	使用しない		7-9	フィーチャ	セクタ・カウント	セクタ・ナンバ	シリング・ロー	シリンダ・ハイ	デベイス/ヘッド	コマンド	1
	DA0	329	1	Н	レジスタ	נ	Н	Ţ	H	ר	H	L	E	4
	DAI	1.61	H	H	•	7	Ţ	H	Н	7	L	H	Н	C SA SEL
アドレス(往	DA2	・ブロッ	Н	Н	70%	Ţ	7	7	7	Н	Н	Н	Н	41 190
71	-0SO	トロール・プロック・レジスタ	Н	Н	18.5	T	7	T	1	7	า	.1	Ţ	されの母孫母さいという。これ
	-IS	コント	Ţ	L	コマン	Ξ	Н	Н	Н	Н	Н	H	H	*

SRST:ソフトウェア・リセット nIEN:割り込み許可(負輪選) 33 UEN P b2 SRST 22 % Z A B B 28 b7 子約

いたりセス時) ・アクセス時) `≅ 28 9

22 g LBA E > \(LBA E - F) セクタ番号(CHS モード) Ø 92 28 2

2

\$

9

<u>e</u>




シリンダ・ハイ・レジスタ b6 b5 b4 b3 b2 b1 b0 b7 b6 b5 b4 b3 b2 b1 b0 b7 b6 b5 b4 b3 b2 b1 b0 b7 b5 b5 b5 b5 b5 b5 b5	b7 b6 b5 b4 b3 b1 b0 予約 L 予約 DEV ヘッド番号(CHS モード) L :LBA モード選択 DBA: デバイス・アドレス
シリング 番号(C ビット (江)	B6 L T 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
PA PA	74 ** IO
(Y)	(B)

BSY: ビジー(アクセス禁止) DRQ: デーBSY: ビジー(アクセス禁止) DRQ: デ・DRDY: デバイス・レディ CORR: テロF: デバイス・フォールト IDX: インDSC: デバイス・ジーク・エラー ERR: エデ



【図14】





【書類名】

要約書

【要約】

【課題】 DMA転送の際に、ホストCPUの負担を軽減させる。

【解決手段】 FIFOに記憶されているデータ量をトリガーとし、FIFOの容量によりDMA転送を開始させる制御マシン131は、DMA転送の準備をする制御マシン132に、DMA転送のためのコマンドなどの準備を開始させる。DMA転送の準備をする制御マシン132は、DMAデータの転送をつかさどる制御マシン134に、準備したコマンドを発行し、そのコマンドに従った処理が開始される。

【選択図】 図7



出願人履歴情報

識別番号

[000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社

THIS PAGE BLANK (USPTO)

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
\square image cut off at top, bottom or sides
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)